（文章來源：廣州市諾）

集成電路的封裝形式有哪些？常見的七種集成電路的封裝形式如下：

1、SO封裝

引線比較少的小規(guī)模集成電路大多采用這種小型封裝。SO封裝又分為幾種，芯片寬度小于0.15in，電極引腳數(shù)目比較少的（一般在8~40腳之間），叫做SOP封裝；芯片寬度在0.25in以上，電極引腳數(shù)目在44以上的，叫做SOL封裝，這種芯片常見于隨機(jī)存儲(chǔ)器（RAM）；芯片寬度在0.6in以上，電極引腳數(shù)目在44以上的，叫做SOW封裝，這種芯片常見于可編程存儲(chǔ)器（E2PROM）。有些SOP封裝采用小型化或薄型化封裝，分別叫做SSOP封裝和TSOP封裝。大多數(shù)SO封裝的引腳采用翼形電極，也有一些存儲(chǔ)器采用J形電極（稱為SOJ），有利于在插座上擴(kuò)展存儲(chǔ)容量。SO封裝的引腳間距有1.27mm、1.0mm、0.8mm、0.65mm和0.5mm幾種。

2、QFP封裝

QFP（QuadFlatPackage）為四側(cè)引腳扁平封裝，是表面組裝集成電路主要封裝形式之一，引腳從四個(gè)側(cè)面引出呈翼（L）形。基材有陶瓷、金屬和塑料三種。從數(shù)量上看，塑料封裝占絕大部分。當(dāng)沒有特別表示出材料時(shí)，多數(shù)情況為塑料QFP。塑料QFP是最普及的多引腳LSI封裝，不僅用于微處理器、門陣列等數(shù)字邏輯LSI電路，而且也用于VTR信號(hào)處理、音響信號(hào)處理等模擬LSI電路。引腳中心距有1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm等多種規(guī)格，引腳間距最小極限是0.3mm，最大是1.27mm。0.65mm中心距規(guī)格中最多引腳數(shù)為304。

為了防止引腳變形，現(xiàn)已出現(xiàn)了幾種改進(jìn)的QFP品種。如封裝的四個(gè)角帶有樹脂緩沖墊（角耳）的BQFP，它在封裝本體的四個(gè)角設(shè)置突起，以防止在運(yùn)送或操作過程中引腳發(fā)生彎曲變形。

3、PLCC封裝

PLCC是集成電路的有引腳塑封芯片載體封裝，它的引腳向內(nèi)鉤回，叫做鉤形（J形）電極，電極引腳數(shù)目為16~84個(gè)，問距為1.27mm。PLCC封裝的集成電路大多是可編程的存儲(chǔ)器。芯片可以安裝在專用的插座上，容易取下來對其中的數(shù)據(jù)進(jìn)行改寫；為了減少插座的成本，PLCC芯片也可以直接焊接在電路板上，但用手工焊接比較困難。PLCC的外形有方形和矩形兩種，方形的稱為JEDECMO-047，引腳有20~124條；矩形的稱為JEDECMO--052，引腳有18~32條。

4、LCCC封裝

LCCC是陶瓷芯片載體封裝的SMD集成電路中沒有引腳的一種封裝；芯片被封裝在陶瓷載體上，外形有正方形和矩形兩種，無引線的電極焊端排列在封裝底面上的四邊，電極數(shù)目正方形分別為16、20、24、28、44、52、68、84、100、124和156個(gè)，矩形分別為18、22、28和32個(gè)。引腳間距有1.0mm和1.27mm兩種。

LCCC引出端子的特點(diǎn)是在陶瓷外殼側(cè)面有類似城堡狀的金屬化凹槽和外殼底面鍍金電極相連，提供了較短的信號(hào)通路，電感和電容損耗較低，可用于高頻工作狀態(tài)，如微處理器單元、門陣列和存儲(chǔ)器。

LCCC集成電路的芯片是全密封的，可靠性高，但價(jià)格高，主要用于軍用產(chǎn)品中，并且必須考慮器件與電路板之間的熱膨脹系數(shù)是否一致的問題。

5、PQFN封裝

PQFN是一種無引腳封裝，呈正方形或矩形，封裝底部中央位置有一個(gè)大面積裸露焊盤，提高了散熱性能。圍繞大焊盤的封裝外圍四周有實(shí)現(xiàn)電氣連接的導(dǎo)電焊盤。由于PQFN封裝不像SOP、QFP等具有翼形引腳，其內(nèi)部引腳與焊盤之間的導(dǎo)電路徑短，自感系數(shù)及封裝體內(nèi)的布線電阻很低，所以它能提供良好的電性能。由于PQFN具有良好的電性能和熱性能，體積小、質(zhì)量小，因此已經(jīng)成為許多新應(yīng)用的理想選擇。PQFN非常適合應(yīng)用在手機(jī)、數(shù)碼相機(jī)、PDA、DV、智能卡及其他便攜式電子設(shè)備等高密度產(chǎn)品中。

6、BGA封裝

BGA封裝即球柵陣列封裝，它將原來器件PccQFP封裝的J形或翼形電極引腳改成球形引腳，把從器件本體四周“單線性”順序引出的電極變成本體底面之下“全平面”式的格柵陣排列。這樣，既可以疏散引腳間距，又能夠增加引腳數(shù)目。焊球陣列在器件底面可以呈完全分布或部分分布。

從裝配焊接的角度看，BGA芯片的貼裝公差為0.3mm，比QFP芯片的貼裝精度要求0.08mm低得多。這就使BGA芯片的貼裝可靠性顯著提高，工藝失誤率大幅度下降，用普通多功能貼片機(jī)和回流焊設(shè)備就能基本滿足組裝要求。

采用BGA芯片使產(chǎn)品的平均線路長度縮短，改善了電路的頻率響應(yīng)和其他電氣性能。

用再流焊設(shè)備焊接時(shí)，錫球的高度表面張力導(dǎo)致芯片的自校準(zhǔn)效應(yīng)（也叫“自對中”或“自定位”效應(yīng)），提高了裝配焊接的質(zhì)量。

正因?yàn)锽GA封裝有比較明顯的優(yōu)越性，所以大規(guī)模集成電路的BGA品種也在迅速多樣化。現(xiàn)在已經(jīng)出現(xiàn)很多種形式，如陶瓷BGA（CBGA）、塑料BGA（PBGA）及微型BGA（Micro-BGA、µBGA或CSP）等，前兩者的主要區(qū)分在于封裝的基底材料，如CBGA采用陶瓷，PBGA采用BT樹脂；而后者是指那些封裝尺寸與芯片尺寸比較接近的微型集成電路。

目前可以見到的一般BGA芯片，焊球間距有1.5mm、1.27mm和1.0mm三種；而µBGA芯片的焊球間距有0.8mm、0.65mm、0.5mm、0.4mm和0.3mm多種

7、CSP封裝

CSP的全稱為ChipScalePackage，為芯片尺寸級(jí)封裝的意思。它是BGA進(jìn)一步微型化的產(chǎn)物，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片長度的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。CSP封裝可以讓芯片面積與封裝面積之比超過1:1.14，已經(jīng)非常接近于1:1的理想情況。

在相同的芯片面積下，CSP所能達(dá)到的引腳數(shù)明顯地要比TSOP、BGA引腳數(shù)多得多。TSOP最多為304根引腳，BGA的引腳極限能達(dá)到600根，而CSP理論上可以達(dá)到1000根。由于如此高度集成的特性，芯片到引腳的距離大大縮短了，線路的阻抗顯著減小，信號(hào)的衰減和干擾大幅降低。CSP封裝也非常薄，金屬基板到散熱體的最有效散熱路徑僅有0.2mm，提升了芯片的散熱能力。

目前的CSP還主要用于少I/O端數(shù)集成電路的封裝，如計(jì)算機(jī)內(nèi)存條和便攜電子產(chǎn)品。未來則將大量應(yīng)用在信息家電（IA）、數(shù)字電視（DTV）、電子書（E-Book）無線網(wǎng)絡(luò)WLAN/GigabitEthernet、ADSL等新興產(chǎn)品中。